201010152207MOS元件原理及參數介紹
MOS元件原理及參數介紹
MOS製程可以分成以下三種：pMOS、nMOS和CMOS。
(一) pMOS在MOS製程技術中是最簡單，所以被應用的最早。其是利用電洞來導電，所以速度會變得較慢。
(二) nMOS則是利用電子來做傳導的工作，因為電子的漂移速度約為電洞的二至三倍，因此在相同的條件下，nMOS製程的電路可以工作得比pMOS還要來得快。
(三) CMOS則是同時包含了nMOS和pMOS，因此製程技術變得較為複雜。通常在CMOS電路中成對的包含nMOS和pMOS電晶體，在穩態時只有一組電晶體能夠導通，所以可以說沒有靜態功率(static power)消耗，為目前最省功率的一種電路，正因如此成為現今流行的技術之一。
MOS的特性與基礎
(一)加強型MOS
MOSFET其結構是金屬、氧化物、矽半導體層層重疊而得。其中氧化物(SiO2)是作為絕緣體之用，金屬主要是用來傳遞訊號，矽半導體則構成電晶體的主要部份。矽半導體可分成n型與p型，MOS也因此分成nMOS與pMOS。以下將簡單介紹這兩極MOS的結構特性與操作模式。
(1)nMOS
源極與汲極透過金屬與n型半導體區域相接，但閘極與通道之間有一薄的絕緣體(SiO2)阻隔。在MOS製作完成之後通道是不存在的，而它的存在與否視閘電壓(VGS)的大小而定。基體(SS)通常是電路與電路的最低電壓相接。在VDS＞0時，若VGS＞0，使得閘極與汲極相對於源極為正電位，閘極之正電位將使得p型基體的電洞沿著SiO2邊緣離開此區域，造成電子往這一區域靠攏而累積。當VGS繼續增加，電子集結的區域慢慢擴大，靠近SiO2表面的電子濃度持續增加直到最後汲極電流(ID)能明顯增加時，通道於是建立起來，這時VGS的電壓稱為臨界電壓(Vth)。
隨著VGS增加超過臨界電壓，感應通道自由載子的密度將增加，汲極電流也增加。當我們將VGS固定，VDS持續增加時，汲極電流將會持續增加而保持定值，稱為飽和(Saturation)。若VDS再持續增加將會導致崩潰(Break down)情況發生。在VGS＞Vth的條件下，當VDS=VGS-Vth時，MOS剛好達到飽和狀態的條件，若VDS＞VGS-Vth，MOS就進入飽和區工作。如果VDS＜VGS-Vth，那麼MOS便在線性區工作。反過來說，若VGS＜Vth，MOS就工作在截止區，此時通道截止且無電流通過，可視為開關在開路的狀態。
總而言之，在VGS＜Vth時，MOS不導通，因此汲極電流ID為0mA。在VGS＞Vth時，MOS開始導通，汲極電流與閘源極電壓的關係式可以表示成:
ID=(μCoxW)/ 2L *(VGS-Vth)2 ，當MOS飽和時(VDS>VGS-Vth)
ID=(μCoxW)/ 2L *(2(VGS-Vth)VDS-V2DS)，當MOS在線性區時(VDS<VGS-Vth)
從上式我們了解當W＞L所能流過的電流愈大，使你設計的電路速度變快，當然面積也會稍微大。通常一開始著手你的設計時會先採用最小的尺寸來設計，再根據速度的要求來調整MOS的長寬(L/W)比值。在數位積體電路中一般的MOS只在截止區和飽和區兩區域切換工作，因此，在學習設計CMOS積體電路時都習慣將MOS當成開關來使用。
(2)pMOS
它與nMOS剛好相反，也就是pMOS是架構在n型基體上面，通道由帶正電的電洞累積而成，因此pMOS的速度會來得比nMOS還慢。所以在設計上為求得上升時間(rise time)和下降時間(fall time)能夠相近，我們會將pMOS的寬設計得比nMOS還寬。pMOS端點的命名仍然與nMOS相同，但所有電壓極性與電流方向是與nMOS相反。不過關係式子仍然可用，只是此時的Vth是P型電晶體的臨界電壓。當VGS＜Vth時，電晶體才開始導通。
(二)互補式MOS(CMOS)
簡單來說，CMOS電路就是在同一基體上建立pMOS和nMOS來達成一個邏輯電路。而且由nMOS組成的電路在相同的輸入值情況下會得到互補的結果，這種結構稱為互補式MOS。它具有相當高的輸入阻抗，很快的切換速度，低功率消耗。
ID=(μCoxW)/ 2L *(VGS-Vth)2 ，當MOS飽和時(VDS>VGS-Vth)
ID=(μCoxW)/ 2L *(2(VGS-Vth)VDS-V2DS)，當MOS在線性區時(VDS<VGS-Vth)
(三)Body Effect
Body Effect是指源極與基體之間的電壓VSB不為零而對臨界電壓所形成的影響。
Vth=Vth(0)+ γ(VSB)1/2
Vth=Vth(0)- γ(VSB)1/2
其中Vth(0)是VSB=0時的臨界電壓，γ是常數，取決於基體的摻雜濃度。通常γ值介於0.4到1.2之間。式子中的負號表是用於pMOS，nMOS為正。當臨界電壓因效應而增加時會導致導通電流減少而使得電路速度變慢。
(四)Latch-Up
Latch-up是CMOS存在一種寄生電路的現象，它會導致將VDD和VSS短路，使得晶片損毀，或者停擺。這種效應是早期CMOS技術不能被接受的重要原因之一。在製程更新和充分瞭解電路設計技巧之後，這種效應已經可以被控制了。
在現在大部份的製程中設計者並不需要太擔心latch-up的問題，只要設計時使用充分的基體接點。最容易發生latch-up的地方是在I/O pad中，因為那裡會有大量的電流流過。通常I/O pad都有專門的人在設計，因此我們只要使用別人提供出來的電路結構就可以了。
(五)臨界電壓
臨界電壓Vth是決定MOS電晶體能否導通的一個界限值。對於nMOS而言，如果VGS＞Vth，那麼這MOS才有導通的機會，汲極和源極之間才會有電流的流通。否則MOS關閉通道無法形成，汲極和源極之間不會有電流的流通。臨界電壓與下列有關：
1.閘極材料。
2.閘極絕緣層材料。
3.閘極絕緣層厚度。
4.通道摻雜濃度。
5.源極與基體的電壓差(Vsb)。
MOSFET—直流參數
崩潰電壓BVDSS：
此為汲極端–源極端所能承受電壓值，主要受制內部逆向二極體的耐壓。
通道漏電流IDSS：
即所謂的洩漏電流通常很小，但是有時為了確保耐壓，在晶片周圍的設計，多少會有洩漏電流成分存在，此最大可能達到標準值10倍以上。該特性與溫度成正比。
閘極氧化層耐壓BVGSS：
此為閘極端(Gate)–源極端(Source)的絕緣層所能承受電壓值，主要受制閘極氧化層BVGSS的耐壓。
閘極漏電流IGSS：
此為在閘極周圍所介入的氧化膜的洩極電流，此值愈小愈好，標準值約為10nA。當所加入的電壓，超過氧化膜的耐壓能力時，往往會使元件遭受破壞。
元件導通阻值(RDSON)：
導通電阻值為低壓MOSFET最受矚目之參數。
RDS(on)=RSOURCE+RCHANNEL+RACCUMULATION+RJFET+RDRIFT(EPI)+RSUBSTRATE
低壓POWER MOSFET 導通電阻是由不同區域的電阻所組成，大部分存在於RCHANNEL，RJFET及REPI，在高壓MOS則集中於REPI。為了降低導通電阻值，Mosfet晶片技術上朝高集積度邁進，在製程演進上，TRENCH DMOS以其較高的集積密度，逐漸取代PLANAR DMOS成為MOSFET製程技術主流。該特性與溫度成正比。
臨界電壓
VTH：
使MOSFET開始導通的輸入電壓稱為臨界電壓。由於電壓在臨界電壓以下，MOSFET處於截止狀態，因此臨界電壓也可以看成耐雜訊能力的一項參數。臨界電壓愈高，代表耐雜訊能力愈強，但是，如此要使元件完全導通，所需要的電壓也會增大，必須做適當的調整，一般約為 2~4V，與雙載子接面電晶體導通電壓 VBE=0.6V比較，其耐雜訊能力相當良好。該特性與溫度成反比。
順向轉導、二極體順向電壓
Gfs順向轉導：
代表輸入與輸出的關係，即閘極電壓變化，汲極電流變化值，單位為S。當汲極電流愈大，順向轉導也會增大，在切換動作的電路中，順向轉導值愈高愈好。
VFSD:
此為二極體為順方向電流流通時的電壓降。
MOSFET— 交流參數
CISS：
此為MOSFET在截止狀態下的閘極輸入容量，為閘-源極間容量CGS與閘-汲極間容量CGD之和。特別是CGD為空乏層容量。其導通時的最大值，即是VDS=0V時。
COSS：
此為汲極-源極間的電容量，也可以說是內藏二極體在逆向偏壓時的容量。
CRSS：
此為汲極-閘極間的電容量，此對於高頻切換動作最有 不良影響。為了提高元件高頻特性，CGD要愈低愈好。
導通時間 TON：
此為導通延遲時間TD(ON)與上升時間TR的和。由閘極電壓上昇至10%到VDS由於ON而下降至90%之值為止的時間，稱之為TD(ON) ，而進一步至VDS成為10%之值為止的時間稱之為TR 。此一導通時間與閘極電壓以及信號源的阻抗有很大的關係，大致上成為TON＞RG/VGS的關係。
截流時間 TOFF：
此為截流時間TD(OFF)與下降時間TF之和。由閘極電壓下降至90%開始，至VDS成為OFF而上昇至10%之值為止的時間。稱之為TD(OFF)，更進一步至VDS上昇至90%為止的時間，稱之為TF。此一截流時間TOFF也與導通時間一樣與信號源阻抗及閘極電壓有很大關係。大致上可以用TOFF＞RG/VGS表示。
QG、QGS、QGD：
MOSFET的切換動作過程可以說是一種電荷移送現象。由於閘極完全是由絕緣膜覆蓋，其輸入阻抗幾乎是無限大，完全看輸入電容量的充電/放電動作來決定切換動作的狀態。MOSFET在導通前可以分為啟閘值電壓之前/開始導通/完全導通三種狀態。
啟閘值電壓：
在電壓達到啟閘值電壓之前，輸入電容量幾乎是與閘極電容量CGS相等。在閘極正下方的汲極領域的空乏區會擴展，閘極- -汲極間的電容量與電極間距離有關。在導通的初期狀態，由於有米勒效應，輸入電容量的變化很複雜。當汲極電流愈增加時，Av也會增加，米勒效應會愈明顯。隨著汲極電流的增大，負載電阻的壓降也會增大，使加在MOSFET的電壓下降。
以上資料收集至網路並整理。
